RTL-инженер

Стажировка

Полный день

Москва

IT

Инженерам и технологам

Нет опыта

Откликнуться

Опубликована

27.04.2026 2026-04-27T00:00:00

YADRO

Информационные технологии (IT)

Откликнуться

Обязанности

разрабатывать микроархитектуру;
описывать аппаратуру с помощью Verilog / System Verilog HDL;
проводить модульную верификацию цифровой логики на соответствие спецификации на базе UVM;
принимать участие в разработке и верификации RTL-кода для FPGA-серверных платформ.

Требования

знать базовые конструкции Verilog: регистры, комбинаторная логика, FSM;
уметь читать RTL-код и вносить правки под руководством наставника;
уверенно знать цифровую схемотехнику;
понимать принципы работы Linux;
иметь базовый опыт работы с консолью;
знать английский язык для чтения технической документации;
знание SystemVerilog будет плюсом;
опыт работы с FPGA GOWIN будет плюсом;
опыт разработки тестового окружения для RTL-кода будет плюсом.

Условия

вы будете работать в команде Embedded FPGA (Москва);
вы будете работать в отделе разработки встраиваемого программного обеспечения;
вы будете создавать «душу» оборудования, которое разрабатывают в компании;
вы будете работать на стыке аппаратной и программной разработки;
вы будете оживлять «железо»;
вы будете настраивать и управлять питанием, светодиодами и охлаждением;
вы будете обеспечивать передачу данных от физических датчиков к BIOS и BMC.

Откликнуться

Обязательно укажите, что узнали о стажировке от Changellenge >>

Опубликована

27.04.2026 2026-04-27T00:00:00